Architecture des ordinateurs
Responsable
Jean-Luc DekeyserLes intervenants
Jean-Luc DekeyserSamy Meftali
Vlad Rusu
Paméla Wattebled
Volume horaire
Chaque semaine :Cours (1h)
TD (1h30) + TP (1h30h) + travail personnel
Crédits
5 ECTSdernière modification : 26/09/2012 à 13:03:56
Objectifs
Ce cours vise à comprendre le fonctionnement des architectures, simples, des ordinateurs (Modèle de Von Neumann).Il permet également de se familiariser avec les méthodes et outils modernes de conception de systèmes embarqués sur FPGAs.
Contenu
Voir le semenierBibliographie
Voir les documentsdernière modification : 26/09/2012 à 13:03:57
| Gpe | Nature | Horaire | Salle | Enseignant | Cours | Lundi 14h00-15h00 | M1 - Cauchy | JL. Dekeyser | Jean-Luc.Dekeyser@lifl.fr | 1 | TD | Mardi 08h30-10h00 | M5 - A1 | JL. Dekeyser | Jean-Luc.Dekeyser@lifl.fr | 1 | TP | Mardi 10h15-11h45 | SUP - 115 | JL. Dekeyser | Jean-Luc.Dekeyser@lifl.fr | 2 | TD | Lundi 10h15-11h45 | P1 - 03 | JL. Dekeyser | Jean-Luc.Dekeyser@lifl.fr | 2 | TP | Lundi 15h15-16h45 | SUP - 115 | JL. Dekeyser | Jean-Luc.Dekeyser@lifl.fr | 3 | TD | Lundi 15h15-16h45 | M1 - Vallée Poussin | V. Rusu |
Vlad.Rusu@inria.fr |
3 | TP | Lundi 10h15-11h45 | SUP - 115 | V. Rusu | Vlad.Rusu@inria.fr | 4 | TD | Lundi 10h15-11h45 | SUP - 211 | P. Wattebled | Pamela.Meftali@inria.fr | 4 | TP | Mardi 15h45-17h15 | SUP - 115 | P. Wattebled | Pamela.Meftali@inria.fr | S3H | TD | Jeudi 15h45-17h15 | M5 - A9 | S. Meftali | Samy.Meftali@lifl.fr | S3H1 | TP | Vendredi 08h30-10h00 | SUP - 115 | S. Meftali | Samy.Meftali@lifl.fr | S3H2 | TP | Jeudi 08h30-10h00 | SUP - 115 | S. Meftali | Samy.Meftali@lifl.fr |
|---|
dernière modification : 26/09/2012 à 13:03:54
| Séance | COURS | TD | TP | Remarque | |
|---|---|---|---|---|---|
| 1 | 37 du 10/09 au 15/09 | Introduction | Nombres en informatique | Pas de TP | |
| 2 | 38 du 17/09 au 22/09 | De l'électronique à l informatique | Portes logiques | HADES: Portes | |
| 3 | 39 du 24/09 au 29/09 | Données informatiques | Circuits combinatoires | HADES: Additionneurs | |
| 4 | 40 du 01/10 au 06/10 | Architecture Von Neumann | Logique sequentielle | HADES: Les feux | |
| 5 | 41 du 8/10 au 13/10 | Instrcution machine | Langage assembleur | HADES: Les feux (suite) | |
| 6 | 42 du 15/10 au 20/10 | Devoir (DS1) | Programmation asssembleur | HADES: Contrôle | |
| 7 | 43 du 22/10 au 27/10 | Micro progrtamation | Micro progrtamation | Initiation à la carte Nexys2 | |
| 44 du 29/10 au 04/11 | interruption pédagogique d'automne | ||||
| 8 | 45 du 05/11 au 10/11 | Fonction mémoire | Fonction mémoire | Additionneur Nexys2 | |
| 9 | 46 du 12/11 au 17/11 | Mémoire virtuelle | Mémoire virtuelle | Simulation: ISIM | |
| 10 | 47 du 19/11 au 24/11 | Bus | Bus | Feux schematic nexys2 | |
| 11 | 48 du 26/11 au 01/12 | I/O | I/O | Contrôle nexys2 | |
| 12 | 49 du 03/12 au 08/12 | Architecture evoluée | Révision examen | HADES: Mémoires | |
| 13 | 50 du 10/12 au 15/12 | Pas de cours | Pipeline et chainage | Pas de TP | |
| 14 | 51 du 17/12 au 22/12 |
dernière modification : 26/09/2012 à 13:03:56
L'évaluation s'effectue suivant une procédure de contrôle continu. Trois notes seront attribuées à chaque étudiant durant le semestre :
- TP : une note sur 20 de Travaux Pratiques attribuée par l'enseignant de Travaux Pratiques.
- DS1 : une note sur 20 d'un devoir surveillé en milieu de semestre.
- DS2 : une note sur 20 d'un devoir surveillé en fin de semestre.
La note contrôle continu sur 20 (CC) est calculée comme suit:
CC = ((3*TP + DS1)/4)
La note finale sur 20 (N) est calculée comme une moyenne pondérée de ces notes :
N = sup((CC + DS2)/2, DS2)
L'unité acquise apporte 5 ECTS.
dernière modification : 26/09/2012 à 13:03:55
Cours (2012 - 2013)
Polycopié du coursTravaux dirigés (2012 - 2013)
Fiches de TDTravaux pratiques (2012 - 2013)
Les premiers travaux pratiques se feront en utilisant le logiciel HADESLes travaux pratiques suivants se feront en utilisant le logiciel ISE 12.4 de Xilinx
Liens vers des documents divers
dernière modification :